【大紀元5月17日報導】（中央社記者陳永昌台北十七日電）台積電今天表示，台積電今年第一場技術研討會在美西時間五月十七日在美國矽谷舉行，會中來自全球數百家客戶近兩千名代表熱烈參與、交流。台積電在會中宣佈65奈米低耗電量(Low Power)製程技術已經完全通過驗證，正式宣告65奈米製程技術邁入量產。

台積電表示，目前已有許多客戶產品使用台積電最新的65奈米低耗電量製程技術量產。這項製程提供客戶具備更高的整合性、更好的晶片效能以及將耗電量降至最低可能的創新電源管理技術等優勢。

此外，台積電透過設計支援產業生態環境 (DesignSupport Ecosystem)，提供符合可製造性設計 (DFM,Design for Manufacturing)的65奈米晶片設計相關產品與服務、設計參考流程6.0版 (Reference Flow 6.0)以及台積電自行開發與合作夥伴開發，經過製程驗證的元件資料庫及矽智財，來協助客戶進行65奈米產品的設計及量產。

台積電總經理暨總執行長蔡力行表示，台積電再度領先專業積體電路製造服務領域，率先將摩爾定律推進至65奈米世代。65奈米製程技術為各種不同市場應用的客戶生產高度整合、尺寸極小以及低耗電量的產品。由於在先進的12吋晶圓上生產，可以快速量產，並為客戶提供進一步鞏固其市場領導地位的絕佳機會。

台積電的65奈米製程技術已經連續第三代並採用銅製程及低介電質技術。製程使用九層金屬連線，運作電壓為1伏特或1.2伏特，輸入/輸出電壓為1.8伏特、2.5伏特或3.3伏特。與先前一代的90奈米製程技術相較，65奈米製程技術的標準元件密度增為兩倍；六電晶體存取記憶體 (6T SRAM)以及嵌入式單晶體動態隨機存取記憶體 (1T embedded DRAM)的元件面積亦顯著縮小。

此外，台積電提供混合信號製程及射頻製程以支援類比及無線產品應用；提供嵌入式高密度記憶體製程支援邏輯及記憶體製程整合；另外也提供電子熔線(electrical fuse)製程，來滿足客戶晶片加密的需求。

台積電今年在美國舉辦的技術研討會分別於美國時間5月17日在加州聖荷西、5月19日在德州奧斯汀以及5月25 日在麻塞諸塞州波士頓舉行。此外，今年內台積電也將陸續在台灣、日本及歐洲等地舉辦技術研討會。有意參加任一技術研討會者，可到台積電網站(www.tsmc.com) 首頁報名。