【大紀元9月17日報導】（中央社記者張建中新竹17日電）晶圓代工廠台積電今天宣布，在OIP架構下成功推出3套經過矽晶驗證的參考流程，協助客戶實現16奈米FinFET系統單晶片與三維晶片堆疊封裝設計。

台積電表示，新推出的3套參考流程有16奈米製程鰭式場效電晶體(FinFET)數位參考流程、16奈米FinFET客製化設計參考流程及三維積體電路(3D IC)參考流程。

台積電指出，已與電子設計自動化合作夥伴合作，透過多種晶片測試載具，完成3套參考流程驗證。

台積電表示，這些參考流程可讓設計人員立即採用台積電的16奈米FinFET製程技術進行設計，並為發展穿透電晶體堆疊(TTS)技術的3D IC鋪路。